Home Progetti cheshire
cheshire
Verilog

cheshire

Un SoC RISC-V a 64 bit capace di Linux costruito attorno a CVA6

di pulp-platform · GitHub
Stelle
Fork
Creato
Ultimo commit
Categoria
Verilog
Lingua
asicfpgariscvVerilog
Visualizza su GitHub
In parole semplici

Costruisci un semplice sistema informatico che può eseguire Linux utilizzando un design di chip specifico.

Mantieni questo progetto?

Rivendica la sua pagina: indicizzata qualunque sia il rango, tradotta in sei lingue e arricchita con le tue parole.

Rivendica questa pagina →
cheshire — GitHub preview card
📈 Storia delle stelle
355354
2026-07-202026-08-31
📈 Segui cheshire

Ricevi un avviso via email alla prossima release o quando decolla — non perderti nulla.

Gratis · senza carta · disdici quando vuoi
Ricevi avvisi via email →
📄 Informazioni

Un SoC RISC-V a 64 bit capace di Linux costruito attorno a CVA6

cheshire ha 354 stelle su GitHub. È stato forkato 113 volte. cheshire è scritto principalmente in Verilog. È in sviluppo attivo dal 2022. I suoi temi principali sono: asic, fpga, riscv, rtl-design.

Frequently asked questions

Che cos'è cheshire?

Un SoC RISC-V a 64 bit capace di Linux costruito attorno a CVA6

cheshire è open source?

cheshire è un progetto open source.

cheshire è gratuito?

Sì. cheshire è gratuito e open source: puoi usarlo, modificarlo e ospitarlo autonomamente.

In quale linguaggio è scritto cheshire?

cheshire è scritto principalmente in Verilog.

🏅 Manutentore di questo progetto?
olud.ai badge — cheshire

Aggiungi questo badge live al tuo README — le tue stelle GitHub e il ranking della directory, aggiornati quotidianamente.

[![olud.ai](https://olud.ai/badge.php?tool=pulp-platform-cheshire)](https://olud.ai/project/pulp-platform-cheshire.html)
Altre opzioni di badge →
🧬 Progetti correlati🧬 Vedi la mappa del DNA →