Startseite Projekte cheshire
cheshire
Verilog

cheshire

Ein minimaler Linux-fähiger 64-Bit RISC-V SoC, der um CVA6 gebaut ist

von pulp-platform · GitHub
Sterne
Forks
Erstellt
Letzter Commit
Kategorie
Verilog
Sprache
asicfpgariscvVerilog
Auf GitHub ansehen
In einfachen Worten

Bauen Sie ein einfaches Computersystem, das Linux mit einem bestimmten Chipdesign ausführen kann.

Betreuen Sie dieses Projekt?

Beanspruchen Sie die Seite: indexiert unabhangig vom Rang, in sechs Sprachen ubersetzt und mit Ihren eigenen Worten erganzt.

Diese Seite beanspruchen →
cheshire — GitHub preview card
📈 Sternhistorie
355354
2026-07-202026-08-31
📈 cheshire verfolgen

Erhalten Sie eine E-Mail-Benachrichtigung beim nächsten Release oder wenn es durchstartet.

Kostenlos · ohne Karte · jederzeit abbestellbar
E-Mail-Alerts erhalten →
📄 Über

Ein minimaler Linux-fähiger 64-Bit RISC-V SoC, der um CVA6 gebaut ist

cheshire hat 354 Sterne auf GitHub. Es wurde 113-mal geforkt. cheshire ist hauptsächlich in Verilog geschrieben. Es wird seit 2022 aktiv entwickelt. Die Hauptthemen sind: asic, fpga, riscv, rtl-design.

Frequently asked questions

Was ist cheshire?

Ein minimaler Linux-fähiger 64-Bit RISC-V SoC, der um CVA6 gebaut ist

Ist cheshire Open Source?

cheshire ist ein Open-Source-Projekt.

Ist cheshire kostenlos?

Ja. cheshire ist kostenlos und Open Source — Sie können es nutzen, anpassen und selbst hosten.

In welcher Sprache ist cheshire geschrieben?

cheshire ist hauptsächlich in Verilog geschrieben.

🏅 Wartender dieses Projekts?
olud.ai badge — cheshire

Fügen Sie dieses Live-Abzeichen zu Ihrem README hinzu — Ihre GitHub-Sterne und Verzeichnisrang, täglich aktualisiert.

[![olud.ai](https://olud.ai/badge.php?tool=pulp-platform-cheshire)](https://olud.ai/project/pulp-platform-cheshire.html)
Weitere Abzeichenoptionen →
🧬 Verwandte Projekte🧬 DNA-Karte ansehen →