Início Projetos cheshire
cheshire
Verilog

cheshire

Um SoC RISC-V de 64 bits com capacidade Linux construído em torno do CVA6

por pulp-platform · GitHub
Estrelas
Forks
Criado
Último commit
Categoria
Verilog
Linguagem
asicfpgariscvVerilog
Ver no GitHub
Em palavras simples

Construa um sistema de computador simples que possa rodar Linux usando um design de chip específico.

Mantem este projeto?

Reivindique a sua pagina: indexada seja qual for a posicao, traduzida em seis linguas e enriquecida com as suas palavras.

Reivindicar esta pagina →
cheshire — GitHub preview card
📈 Histórico de estrelas
355354
2026-07-202026-08-31
📈 Acompanhe cheshire

Receba um alerta por e-mail no próximo lançamento ou quando começar a bombar.

Grátis · sem cartão · cancele quando quiser
Receber alertas por e-mail →
📄 Sobre

Um SoC RISC-V de 64 bits com capacidade Linux construído em torno do CVA6

cheshire tem 354 estrelas no GitHub. Foi bifurcado 113 vezes. cheshire é escrito principalmente em Verilog. Está em desenvolvimento ativo desde 2022. Os seus principais temas são: asic, fpga, riscv, rtl-design.

Frequently asked questions

O que é cheshire?

Um SoC RISC-V de 64 bits com capacidade Linux construído em torno do CVA6

cheshire é de código aberto?

cheshire é um projeto de código aberto.

cheshire é gratuito?

Sim. cheshire é gratuito e de código aberto — você pode usá-lo, modificá-lo e hospedá-lo por conta própria.

Em que linguagem cheshire está escrito?

cheshire é escrito principalmente em Verilog.

🏅 Mantenedor deste projeto?
olud.ai badge — cheshire

Adicione este badge ao vivo ao seu README — suas estrelas do GitHub e classificação no diretório, atualizadas diariamente.

[![olud.ai](https://olud.ai/badge.php?tool=pulp-platform-cheshire)](https://olud.ai/project/pulp-platform-cheshire.html)
Mais opções de badge →
🧬 Projetos relacionados🧬 Ver o mapa de ADN →