Inicio Proyectos cheshire
cheshire
Verilog

cheshire

Un SoC RISC-V de 64 bits capaz de Linux construido alrededor de CVA6

por pulp-platform · GitHub
Estrellas
Ramas
Creado
Último commit
Categoría
Verilog
Lenguaje
asicfpgariscvVerilog
Ver en GitHub
En palabras simples

Construye un sistema informático simple que pueda ejecutar Linux utilizando un diseño de chip específico.

¿Mantienes este proyecto?

Reivindica su pagina: indexada sea cual sea su posicion, traducida a seis idiomas y enriquecida con tus propias palabras.

Reivindicar esta pagina →
cheshire — GitHub preview card
📈 Historial de estrellas
355354
2026-07-202026-08-31
📈 Sigue cheshire

Recibe una alerta por correo en su próximo lanzamiento o cuando despegue — no te pierdas nada.

Gratis · sin tarjeta · cancela cuando quieras
Recibir alertas por email →
📄 Acerca de

Un SoC RISC-V de 64 bits capaz de Linux construido alrededor de CVA6

cheshire tiene 354 estrellas en GitHub. Se ha bifurcado 113 veces. cheshire está escrito principalmente en Verilog. Se desarrolla activamente desde 2022. Sus temas principales son: asic, fpga, riscv, rtl-design.

Frequently asked questions

¿Qué es cheshire?

Un SoC RISC-V de 64 bits capaz de Linux construido alrededor de CVA6

¿cheshire es de código abierto?

cheshire es un proyecto de código abierto.

¿cheshire es gratis?

Sí. cheshire es gratuito y de código abierto: puedes usarlo, modificarlo y alojarlo tú mismo.

¿En qué lenguaje está escrito cheshire?

cheshire está escrito principalmente en Verilog.

🏅 ¿Mantenedor de este proyecto?
olud.ai badge — cheshire

Agrega este distintivo en vivo a tu README — tus estrellas de GitHub y rango en el directorio, actualizados diariamente.

[![olud.ai](https://olud.ai/badge.php?tool=pulp-platform-cheshire)](https://olud.ai/project/pulp-platform-cheshire.html)
Más opciones de distintivos →
🧬 Proyectos relacionados🧬 Ver el mapa de ADN →